首页 > 学历类考试

题目内容（请给出正确答案）

[主观题]

试用JK触发器设计一个模4的可逆计数器。要求控制端X=1，为递增计数；X=0时，为递减计数。状态转换图如

图5．4．12所示。试画出逻辑电路图。

试用JK触发器设计一个模4的可逆计数器。要求控制端X=1，为递增计数；X=0时，为递减计数。状态转换

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“试用JK触发器设计一个模4的可逆计数器。要求控制端X=1，为…”相关的问题

第1题

试用JK触发器和门电路设计一个同步七进制计数器。

点击查看答案

第2题

用JK触发器设计一个同步六进制加1计数器。

点击查看答案

第3题

试用D触发器和门电路设计一个七进制计数器，并检查设计的电路能否自启动。

点击查看答案

第4题

用触发器实现同步时序电路。（1)用J－K触发器设计一个模为8的格雷码同步计数器。（2)用D

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

点击查看答案

第5题

试用正边沿JK触发器设计一同步时序电路,其状态转换图如图3.30所示,要求电路最简.

点击查看答案

第6题

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端和一个输出端

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端A和一个输出端Y

点击查看答案

第7题

如图电路，是一个计数器电路，以下说法正确的是（）。

A.是模为4的减计数器

B.Qp是高位

C.是模为4的加计数器

D.Ql是高位

点击查看答案

第8题

模12计数器必须有（).

A.12个触发器

B.3个触发器

C.4个触发器

D.同步定时

点击查看答案

第9题

用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案

第10题

试用74xx161构成同步模24计数器，要求采用两种不同的方法。

点击查看答案

第11题

用PALl6R4设计一个4位二进制可控计数器.要求在控制信号M₁M₀=11时作加法计数;在M₁M

₀=10时为预置数状态(时钟信号到达时将输入数据D₃、D₂、D₁、D₀并行置人4个触发器中);M₁M₀=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.

点击查看答案

长沙图香大数据有限公司版权所有 ©2024

湘ICP备20011576号-2 营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）