题目内容（请给出正确答案）

[主观题]

用PALl6R4设计一个4位二进制可控计数器.要求在控制信号M₁M₀=11时作加法计数;在M₁M

₀=10时为预置数状态(时钟信号到达时将输入数据D₃、D₂、D₁、D₀并行置人4个触发器中);M₁M₀=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.

用PALl6R4设计一个4位二进制可控计数器.要求在控制信号M1M0=11时作加法计数;在M1M0=

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“用PALl6R4设计一个4位二进制可控计数器.要求在控制信号…”相关的问题

第1题

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.

有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6（0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.（1)请设计系统方框图;（2)请设计ASM流程图.

点击查看答案

第2题

用二进制数表示一个4位的十进制数，至少需要（)位。

A.11

B.12

C.13

D.14

点击查看答案

第3题

用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案

第4题

一个4位二进制加法计数器起始状态为1001，当最低位接收到一个脉冲时，触发器状态为（）。

A.0110

B.0100

C.1101

D.1010

点击查看答案

第5题

用割线法求方程在x₀=2附近的根.取2.2, 计算到4位有效数字

点击查看答案

第6题

某计算机的字长为4个字节，这表示（)。

A.该计算机能处理的字符串最多为8个ASCII码

B.该计算机能处理的数值最大为4位9999D

C.该计算机的CPU运算结果最大为8的32次方

D.该计算机的CPU中作为一个整体加以传送处理的二进制代码为32位

点击查看答案

第7题

试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)

试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.（根据二-十进制数的加法运算规则,当两数之和小于、等于9（1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9（即等于1010~111)时,则应在按二进制数相加的结果上加6（0110),这样就以给出进位信号,同时得到一个小于9的和.)

点击查看答案

第8题

试设计一个随机化算法计算365!/340!365²⁵,并精确到4位有效数字.

点击查看答案

第9题

4位二进制数转变为0-4V模拟量，D/A分辨率（)。

A.0.125

B.0.25

点击查看答案

第10题

对于集成计数器74LS161，如下描述正确的是（)。

A.同步4位二进制计数器，具有同步清零功能