首页 > 学历类考试
题目内容 (请给出正确答案)
[主观题]

如果输入端CLK的频率不固定,则计数器不能作为定时器作用。()

如果输入端CLK的频率不固定,则计数器不能作为定时器作用。()

此题为判断题(对,错)。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“如果输入端CLK的频率不固定,则计数器不能作为定时器作用。(…”相关的问题
第1题
图P7.14是用16x4位ROM和问步十六进制加法计数器74LS161组成的脉冲分频电路,ROM的数据表如表P7
.14所示.试画出在CLK信号连续作用下D3、D2、D1、和D0输出的电压波形,并说明它们与CLK信号频率之比.

点击查看答案
第2题
回答下列问题(1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.(2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成?

点击查看答案
第3题
设8253的选通地址为240H-243H,采用BCD计数,计数器2工作于事件计数到中断触发方式。如果计数器2
的输入时钟频率为20KHz,每经过100个时钟周期触发一次事件。要求(1)算出计数初值,(2)编写初始化程序。

点击查看答案
第4题
画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如

画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。

点击查看答案
第5题
画出图P5.4(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
画出图P5.4(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.

4(b)所示。设触发器的初始状态为Q=0。

点击查看答案
第6题
TTL与非集成门电路输出为高电平时,则输入端()为低电平。

A.全

B.全不

C.至少有1个

D.至少有1个不

点击查看答案
第7题
经过有限个Clk,可由任意一个无效状态进入有效状态的计数器是能自启动计数器。()
点击查看答案
第8题
在正负12V供电的反相比例运算电路中,电压放大倍数为-10,如果输入端加入2V的直流电压,则输出电压为-20V()
点击查看答案
第9题
用3片同步十进制计数器组成一个三百六十五进制计数器。要求个位和十位、十位和百位之间按十进制连接。请注明计数输入端与进位输出端。可以附加必要的门电路。

点击查看答案
第10题
中规模集成计数器74LS161的并行输入控制端为()。

A.第1引脚

B.第7引脚ENP

C.第10引脚ENT

D.第9引脚

点击查看答案
第11题
用同步十进制计数器74160设计一个可变进制计数器,要求在控制信号M=0时为五进制,而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十进制计数器74160设计一个可变进制计数器,要求在控制信号M=0时为五进制,而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改