设计一个时序电路,它有两个输入X1和X0、一个输出Z0只有当X1;输入三个(或三个以上)1后,X0再输入一个1时,输出Z为1,而在同一时刻两个输入不同时为1,一旦Z=1,电路就回到原始状态。这里,X1输入三个1并不要求连续,只要其间没有X0=1插人即可。
设计一个时序电路,它有两个输入X1和X0、一个输出Z0只有当X1;输入三个(或三个以上)1后,X0再输入一个1时,输出Z为1,而在同一时刻两个输入不同时为1,一旦Z=1,电路就回到原始状态。这里,X1输入三个1并不要求连续,只要其间没有X0=1插人即可。