首页 > 职业技能鉴定
题目内容 (请给出正确答案)
[主观题]

用同步十进制计数器74160设计一个可变进制计数器,要求在控制信号M=0时为五进制,而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

用同步十进制计数器74160设计一个可变进制计数器,要求在控制信号M=0时为五进制,而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“ 用同步十进制计数器74160设计一个可变进制计数器,要求在…”相关的问题
第1题
用3片同步十进制计数器组成一个三百六十五进制计数器。要求个位和十位、十位和百位之间按十进制连接。请注明计数输入端与进位输出端。可以附加必要的门电路。

点击查看答案
第2题
用JK触发器设计一个同步六进制加1计数器。

点击查看答案
第3题
用T4290设计一个36进制计数器。

点击查看答案
第4题
用()电路构成模8计数器的译码电路最简.

A.同步计数器

B.异步计数器

C.环型计数器

D.扭环型计数器

点击查看答案
第5题
用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

点击查看答案
第6题
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.
有一个十进制数加法运算系统,它利用4位二进制数加法器对一位8421BCD码进行加法运算.其操作过程如下:先将两个1位十进制数存入寄存器A和B,然后进行相加.如果和数等于或小于9,则运算结果正确;如果和数大于10,还需要对运算结果进行加6(0110)修正,这是因为用二进制数表示十进制数时,多余了6种状态.(1)请设计系统方框图;(2)请设计ASM流程图.

点击查看答案
第7题
图P6.19是用两个同步十六进制计数器74163接成的计数电路。试分析整个电路是几进制计数电路。

点击查看答案
第8题
图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试画出输出电压v0的波形,并标出波形图上各点电压的幅度.

点击查看答案
第9题
在计数器中,十进制数通常用二进制表示,所以十进制计数器是指()进制编码的计数器。

A.二

B.十

C.二——十

D.十——二

点击查看答案
第10题
回答下列问题(1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.(2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成?

点击查看答案
第11题
同步时序逻辑电路设计中需要采用的一个设计方法公式是().
同步时序逻辑电路设计中需要采用的一个设计方法公式是().

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改