题目内容
(请给出正确答案)
[主观题]
64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读/写周期为0.5μs,则对集中式刷新而
言,其“死区”时间是多少?如果是一个256K×1位的DRAM芯片,希望能与上述64K×1位DRAM芯片有相同的刷新延时,则它的存储阵列应如何安排?
查看答案
如果结果不匹配,请 联系老师 获取答案
A.存储器都采用随机存取方式进行读写
B.ROM芯片属于半导体随机存储器芯片
C.SRAM是半导体静态随机访问存储器,可用作cache
D.DRAM是半导体动态随机访问存储器,可用作主存
A.波特率115200,8位数据位,1位停止位,1位奇校验
B.波特率7200,8位数据位,1位停止位,1位偶校验
C.波特率115200,8位数据位,1位停止位,1位偶校验
D.波特率7200,8位数据位,1位停止位,1位奇校验