A.Qsys
B.Eclipse
C.Altera-Modelsim
D.Quartus
A.设计上电延时电路,待电源稳定后再开始加载
B.采用看门狗设计,加载不成功时,触发看门狗再次加载
C.设计中控制FPGA加载信号的信号完整性
D.设计中控制FPGA供电的电源纹波
A.原理图式设计方法
B.VHDL语言描述设计方法
C.Verilog语言描述设计方法
D.在非嵌入式开发中,利用纯C语言设计描述
A.两个时钟域间的交互必须分析数据脉宽与采样时钟的关系,建议采样频率大于被采信号频率的两倍
B.单端输入时钟应该使用该FPGA时钟管脚的N端
C.时序分析时应考虑工况,XILINX FPGA的最大工况为最低温度和最低电压
D.对于验证过的成熟FPGA设计的第三方评测问题更改,应由专家严格审核把关
A.采用异步复位同步释放,且复位信号低电平有效
B.采用全同步设计,内部时钟降频使用
C.合理利用全局时钟资源,设计前规划资源分配
D.合理设置扇出限制约束